[Embodiment of the Invention] The first embodiment of the invention will be described hereafter.

Process 1: As shown in Fig. 1(a), a gate insulation film 2 is formed on a semiconductor substrate 1 by a thermal oxidation method to have a thickness of 50 to 200Å. Next, a first polysilicon film 3 is formed as a first silicon film on the whole surface by a CVD method to have a thickness of 500 to 1000Å. Then, a silicon nitride film 4 is formed as an anti-oxidation film on the whole surface by the CVD method to have a thickness of 1000Å and an opening is formed in a predetermined region.

Process 2: As shown in Fig. 1(b), the semiconductor substrate 1 is thermally oxidized using the silicon nitride film 4 as a mask, to form an element separation film 5. At this time, the element separation film 5 has a thickness of about 3500Å and is formed rising on the semiconductor substrate 1. The top surface of the element separation film 5 rises from the top surface of the semiconductor substrate 1 by about 2000Å.

Process 3: As shown in Fig. 1(c), the silicon nitride film 4 is removed.

Process 4: As shown in Fig. 1(d), a second polysilicon film 6 is formed as a second silicon film by the CVD method, to have a thickness of 500 to 1000Å. Next, phosphorus is implanted in the first and second polysilicon films by thermal diffusion using POCl₃. Then, a tungsten silicide film 7 is formed to have a thickness of 1000 to 2000Å.

Process 5: As shown in Fig. 1(e), the polysilicon film 6 and the tungsten silicide film 7 are etched in a predetermined shape to form a gate electrode 8 or wiring 9. After then, a source/drain region is formed, an interlayer insulation film is formed, wiring is

further formed, or the like, to form various semiconductor integrated circuits.

[0008]At this time, the gate electrode 8 formed on the gate insulation film 2 has the layered structure of the first polysilicon film 3, the second polysilicon film 6, and the tungsten silicide film 7. The wiring 9 formed on the element separation film 5 has the layered structure of the second polysilicon film 6 and the tungsten silicide film 7. Therefore, the gate electrode 8 is thicker than the wiring 9 by the thickness 500 to 1000Å of the first polysilicon film 3. Therefore, the difference in level between the top surface of the gate electrode 8 and the top surface of the wiring 9 is moderated by the thickness of the first polysilicon film 3.

[0009]The larger the thickness of the first polysilicon film is, the larger the difference in thickness between the gate electrode 8 and the wiring 9. This moderates the difference in level between these more. For example, in the above example, the difference in level between the front surface of the semiconductor substrate 1 and the top surface of the element separation film is about 2000Å. The difference in level between these can be moderated to 1000Å by forming the polysilicon film 1 of the thickness 1000Å.

[0012] The tungsten silicide film is formed for reducing resistance of the electrode and the wiring. It is possible that polysilicon is used as the electrode and the wring as it is without the tungsten film formed and titanium or cobalt is used instead of tungsten.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-49113

(P2000-49113A)

(43)公開日 平成12年2月18日(2000.2.18)

FI H01L 21/28 301D デーマコート*(参考) 4M104

11011 21/20

301D 4M104

21/316

21/94 A

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出願番号	特顯平10-216201	(71)出願人	000001889 三 洋電機株式会 社
(22)出顧日	平成10年7月30日(1998.7.30)	(72)発明者	大阪府守口市京阪本通2丁目5番5号 関川
			大阪府守口市京阪本通2丁目5番5号 三
		(72)発明者	安藤 弥 新潟県小千谷市千谷甲3000番地 新潟三洋 電子株式会社内
		(74)代理人	100076794 弁理士 安富 耕二 (外1名)


最終質に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【 課題】 バッド酸化膜とバッドポリシリコン膜は、バーズピークの抑制の働きをするが、製造過程で除去され、その後改めてゲート酸化膜、ゲート電極を堆積するので、工程数が多かった。また、素子分離膜は、半導体基板の上に盛り上がって形成されるため、ゲート絶線膜上に形成されるゲート電極と素子分離膜上に形成される配線との段差が大きく、その後の配線形成などのリソグラフィーの工程の露光焦点の調整精度が落ちる等の問題があった。本発明は、半導体集積回路の製造工程数の削減とともに、ゲート絶線膜上のゲート電極と素子分離膜上の配線との段差を緩和することを目的とする。

【 解決手段】 パッド 酸化膜及びパッドポリシリコン膜を除去せずに、そのままゲート 酸化膜及びゲート 電極の一部として用い、前記段差を緩和する。また、第1 のシリコン膜を一定膜厚残存させてエッチングし、前記段差をさらに緩和する。



【特許請求の範囲】

【 請求項1 】 半導体基板上にゲート 絶縁順を形成する 工程と、前記ゲート 絶縁膜上に第1 のシリコン膜を形成 する工程と、前記シリコン膜上に耐酸化膜を形成する工程 と、前記耐酸化膜の所定領域に開口部を形成する工程 と、前記耐酸化膜をマスクとして前記第1 のシリコン膜 及び前記半導体基板を熱酸化して、素子分離膜を形成す る工程と、前記耐酸化膜を除去する工程と、前記第1 の シリコン膜上及び前記素子分離膜上に第2 のシリコン膜 を形成する工程と、前記第2 のシリコン膜をエッチング して前記素子分離膜上に配線を形成すると共に、前記第 1 のシリコン膜及び前記第2 のシリコン膜をエッチング して電極を形成する工程とを有することを特徴とする半 導体装置の製造方法。

【 請求項2 】 半導体基板上にゲート 絶縁膜を形成する 工程と、前記ゲート 絶縁膜上に第1 のシリコン膜を形成 する工程と、前記シリコン膜上に耐酸化膜を形成する工程 と、前記耐酸化膜の所定領域に開口部を形成する工程 と、前記耐酸化膜をマスクとして前記第1 のシリコン膜 及び前記半導体基板を熱酸化して、素子分離膜を形成す る工程と、前記耐酸化膜を除去する工程と、前記第1 のシリコン膜上及び前記素子分離膜上に第2 のシリコン膜 を形成する工程と、前記第2 のシリコン膜と サイド膜を形成する工程と、前記第2 のシリコン膜 とに配線を形成する工程と、前記第1 のシリコン膜と前 記金属シリサイド膜とをエッチングして前記素子分離膜 上に配線を形成すると共に、前記第1 のシリコン膜と前 記第2 のシリコン膜と前記第2 のシリコン膜と前 記第2 のシリコン膜と前記金属シリサイド膜とをエッチングして電極を形成する工程とを有することを特徴とす る半導体装置の製造方法。

【請求項3】 半導体基板上にゲート 絶縁順を形成する 工程と、前記ゲート 絶縁膜上に第1 のシリコン膜を形成 する工程と、前記シリコン膜上に耐酸化膜を形成する工程 と、前記耐酸化膜の所定領域に開口部を形成する工程 と、前記耐酸化膜を少なくともマスクの一部として、前 記第1 のシリコン膜を一定膜厚残存させてエッチングす る工程と、前記耐酸化膜をマスクとして前記第1 のシリコン膜及び前配半導体基板を熱酸化して、素子分離膜を 形成する工程と、前記耐酸化膜を除去する工程と、前記 第1 のシリコン膜上及び前記素子分離膜上に第2 のシリコン膜を形成する工程と、前記第2 のシリコン膜をエッ テングして前記素子分離膜上に配線を形成すると共に、 前記第1 のシリコン膜及び前記第2 のシリコン膜をエッ チングして電極を形成する工程とを有することを特徴と する半導体装置の製造方法。

【 発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は、半導体装置の製造方法に関し、更に詳しくいえば、LOCOS(Local Oxidati on of Silicon) 法を用いて形成された素子分離順を有する半導体装置の製造方法に関する。

[0002]

【 従来の技術】半導体装置の製造方法において、LOCOS 法により 素子分離膜を形成する際に用いる方法として、いわゆる P B L (Poly-Buffered LOCOS) 法が知られている。 P B L 法は、バーズビークを低減するために、あらかじめ耐酸化膜と半導体基板の間にポリシリコン膜を形成しておく方法である。以下にP B L 法を用いた半導体装置の製造方法について説明する。

工程1:図3(a)に示すように、半導体基板51上に 熱酸化法を用いてパッド酸化膜52を形成し、CVD(Che mical Vapor Deposition) 法を用いてパッド酸化膜52 上にパッドポリシリコン膜53を形成する。次に、耐酸 化膜として、シリコン窒化膜54をCVD法を用いて形成 し、秦子分離膜を形成する領域に開口部を形成する。

工程2:図3(b)に示すように、シリコン窒化膜54 をマスクとして半導体基板51を熱酸化し、素子分離膜55を形成する。このときパッド酸化膜52は、パーズビーク下部の半導体基板表面に結晶欠陥が発生することを防止し、パッドポリシリコン膜53は、素子分離膜55の酸化領域がシリコン窒化膜54と半導体基板51との間に侵入して生じる、パーズビークを短く抑制する働きをする。

工程3: 図3(c)に示すように、バッド酸化膜52、バッドポリシリコン膜53、シリコン窒化膜54を除去する。

工程4: 図3(d)に示すように、熱酸化法を用いてゲート 絶縁膜56を形成し、CVD法を用いてポリシリコン 膜57及び、タングステンシリサイド膜58を形成する。

工程5: 図3(e)に示すように、ポリシリコン膜57 及びタングステンシリサイド膜58を任意の形状にエッチングして、ゲート電極59や、配線60を形成する。この後、ソース、ドレイン領域を形成し、層間絶縁膜を形成し、更に配線を形成して、半導体集積回路が形成される。

[0003]

【 発明が解決しようとする 課題】上述のように、パッド酸化膜5 2 とパッドポリシリコン膜5 3 は、バーズピークの抑制の働きをするが、製造過程で除去され、その後改めてゲート酸化膜5 6、ゲート電極となるポリシリコン膜5 7 を堆積するので、工程数が多かった。また、素子分離膜5 5 は、半導体基板5 1 の上に盛り上がって形成されるため、ゲート絶縁膜5 6 上に形成されるゲート電極5 8 と素子分離膜5 5 上に形成される配線との段差が大きく、その後の配線形成などのリソグラフィーの工程の露光焦点の調整制度が落ちる等の問題があった。【 0004】本発明は上記の問題を解決するために、半

【0004】本発明は上記の問題を解決するために、半 導体集積回路の製造工程数の削減とともに、ゲート 絶縁 膜上のゲート 電極と素子分離膜上の配線との段差を緩和 することを目的とする。

[0005]

【 課題を解決するための手段】請求項1、2 に記載の発明は、上記の目的のために、パッド酸化膜及びパッドポリシリコン膜を除去せずに、そのままゲート酸化膜及びゲート電極の一部として用いるものであるので、前記段差を綴和することができる。

【 0006 】また、請求項3 に記載の発明は、請求項1 に記載の発明に加え、第1 のシリコン膜を一定膜厚残存させてエッチングするので、前記段差をさらに緩和することができる。

[0007]

【 発明の実施の形態】以下に本発明の第1 の実施の形態 について説明する。

工程1: 図1(a)に示すように、半導体基板1上に熱酸化法を用いて、ゲート 絶縁膜2を厚さ50Å~200Åに形成する。次に、全面にCVD法を用いて第1のシリコン膜として、第1のポリシリコン膜3を厚さ500Å~1000 Aに形成する。次に、全面にCVD法を用いて耐酸化膜としてシリコン窒化膜4を1000Åに形成し、所定領域に開口部を形成する。

工程2:図1(b)に示すように、シリコン窒化膜4をマスクとして半導体基板1を熱酸化し、素子分離膜5を形成する。このとき、素子分離膜5の厚さは、約3500Åであり、半導体基板1上に盛り上がるように形成され、素子分離膜5の上面は、半導体基板1の上面からおよそ2000Å盛り上がる。

工程3: 図1(c) に示すように、シリコン窒化膜4 を 除去する。

工程4: 図1(d)に示すように、CVD法を用いて第2のシリコン膜として第2のポリシリコン膜6を厚さ500 A~1000 Aに形成する。次に、第1、第2のポリシリコン膜にPOCbを用いた熱拡散により、リンを導入する。次に、タングステンシリサイド膜7を1000 A~2000 Aに形成する。

工程5: 図1(e)に示すように、ポリシリコン膜6及びタングステンシリサイド膜7を任意の形状にエッチングして、ゲート電極8や、配線9を形成する。この後、ソース、ドレイン領域を形成し、層間絶縁膜を形成し、更に配線を形成するなどして、様々な半導体集積回路が形成される。

【 0 0 0 8 】ここで、ゲート 絶縁膜2 上に形成されているゲート 電極8 は、第1 のポリシリコン膜3 、第2 のポリシリコン膜6 、タングステンシリサイド膜7 の積層構造であり、素子分離膜5 の上に形成されている配線9 は、第2 のポリシリコン膜6 とタングステンシリサイド膜7 の積層構造である。従って、ゲート 電極8 は、配線9 に比較して、第1 のポリシリコン膜3 の厚さ500Å~1000Åだけ厚い。従って、ゲート 電極8 の上面と配線9 の上面の段差は第1 のポリシリコン3 の厚さだけ緩和されている。

【 0009】第1のポリシリコン膜の厚さは、厚いほど、ゲート電極8と配線9との厚さの差が大きくなるので、段差の緩和により寄与する。例えば上記の例であれば、半導体基板1表面と素子分離膜上面との段差はおよそ2000Åであり、ポリシリコン膜1の厚さを1000Åに形成すれば、段差を1000Åに級和できる。

【0010】以下に本発明の第2の実施の形態について説明する。

工程1:図2(a)に示すように、半導体基板21上に 熱酸化法を用いて、ゲート 絶縁膜22を厚さ50Å~200 Åに形成する。次に、全面にCVD法を用いて第1のポリシリコン膜23を厚さ500Å~2000Åに形成する。次に、全面にCVD法を用いて耐酸化膜としてシリコン変化 膜24を1000Åに形成し、図示しないマスクを用いて、 所定領域に開口部を形成する。さらに、前記のマスクもしくはシリコン窒化膜24をマスクとして第1のポリシリコン膜23を例えば500Å残存するようにエッチング する。このときのエッチングは、シリコン窒化膜24と 第1のポリシリコン膜23とを別のガスでそれぞれエッチングしてもよいが、シリコン窒化膜24のエッチング ガスにCF4+CHF3を用いれば、ポリシリコンもある程度エッチングできるので、これらを連続してエッチングすることもできる。

工程2:図2(b)に示すように、シリコン窒化膜24をマスクとして半導体基板21を熟酸化し、素子分離膜25を形成する。素子分離膜25の盛り上がりは、第1のポリシリコン膜23の厚みによって、吸収され、表面の段差は小さい。もちろん、第1のポリシリコン膜23の厚さと、素子分離膜25の形成条件とを最適化することによって、段差をなくすことも不可能ではない。ただし、第1のポリシリコン膜23の厚さが厚くなると、第1のポリシリコン膜23の側面の酸化が無視できなくなるので、素子分離膜25の端部の形状に注意が必要である。

工程3: 図2(c) に示すように、シリコン窒化膜2 4 を除去する。

工程4: 図2(d) に示すように、CVD法を用いて第2のポリシリコン膜26を厚さ100Å~1000Åに形成する。次に、第1、第2のポリシリコン膜にPOCIsを用いてリンを導入する。次に、タングステンシリサイド膜27を1000Å~2000Åに形成する。

工程5: 図2(e)に示すように、ポリシリコン膜2 6 及びタングステンシリサイド 膜2 7 を任意の形状にエッチングして、ゲート 電極2 8 や、配線2 9 を形成する。この後、ソース、ドレイン領域を形成し、層間絶縁順を形成し、更に配線を形成して、半導体集積回路が形成される。上述した様に、本実施形態によれば、半導体基板21と素子分雕膜25の段差が1500Åであっても、第1のポリシリコン膜23を1500Åに形成し、シリコン変化膜24をマスクにして、第1のポリシリコン膜23を10

00Åエッチングすれば、段差を500Åに緩和しつつ、素子分離膜25の厚さは第1の実施形態と同様の3500Åにすることができる。もちろん、第1のポリシリコン膜23の厚さを2000Åにすれば、実質的に段差をなくすことも可能である。

【0011】第2のポリシリコン膜6、26は、SiO2である素子分離膜5、25とタングステン膜7、27との密着層の働きをし、第2のポリシリコン膜を形成しないと、SiO2上にタングステン膜を形成することができない。また、ポリシリコンを導電性にするために、例えばリンをPOCはを用いてポリシリコン内に導入する場合、第2のシリコン膜がないと、業子分腱膜5、25にも注入されてしまい、素子分離膜表面がPSG化して、エッチングレートの変化などの不具合を引き起こす恐れがある。第2のポリシリコン膜が形成されていれば、リンを導入する際のバリアの働きをして、素子分離膜表面のPSG化を防止する。従って、第2のポリシリコン膜26の厚さは最低100Åは必要である。

【 0012】また、タングステンシリサイド膜は、電極、配線の抵抗を下げるために形成され、タングステン膜を形成せず、ポリシリコンをそのまま電極、配線にしてもよく、また、タングステンの代わりに、チクンやコバルトなどを用いてもよい。

【0013】また、ポリシリコン膜は、アモルファスシ リコンや、その他のシリコン膜でもよく、絶縁膜はSiO2 に限らず、BPSG膜や、SOG膜でもよい。

【 0014】また、実施形態では、「ゲート 電極」「配線」を例示したがもちろんこれに限るものではなく、様々な半導体装置、例えばロジックマイコン、D-RAMやフ

ラッシュメモリ等の記憶素子その他、LOCOSによって素子分離を行うあらゆる半導体装置に適用できる。

[0015]

【 発明の効果】上述したように、本発明の製造方法によれば、従来のパッドポリシリコン膜を除去せずに、第1のポリシリコン膜としてゲート電極の一部に用い、また、従来のパッド酸化膜をゲート 絶縁膜として用いるので、それぞれの膜を除去、再形成する工程が不要となるので、製造工程が短縮され、製造コストの削減、製造期間の短縮がなされる。

【0016】また、素子分離膜下のゲート電極は、第1のポリシリコン膜を含み、素子分離膜上の配線は、第1のポリシリコン膜を含まないので、ゲート電極よりも配線の方が薄くなり、素子分離膜上下の段差が緩和され、平坦化される。これにより、リソグラフィーを用いる工程で露光調整の精度が向上すると共に、上層の配線を形成しやすくなる。


【 0 0 1 7 】また、第2 のポリシリコン膜を形成するので、SiO2である素子分離膜上に、抵抗の低いタングステンシリサイド膜を形成できると共に、ポリシリコンにリンを導入する際に素子分離膜がPSG化することを防止できる。

【図面の簡単な説明】


【図1】本発明の第1の実施形態の製造方法を説明するための断面図である。

【 図2 】本発明の第2 の実施形態の製造方法を説明する ための断面図である。

【 図3 】従来の製造方法を説明するための断面図である。



【図3】



51:学導件基礎

52:パッド整化質

53: パッドポリシリコン臓

54:\$排展

55: カ子分類病

● 6:ゲートを辞載 67:ポリシリコン頭

5 5 : タングステンシリサイド席

5 8 : ゲート電響 6 0 : 配額

フロント ページの続き

(72)発明者 姉崎 正明

新潟県小千谷市千谷甲3000番地 新潟三洋 電子株式会社内 (72)発明者 木綿 正明

新潟県小千谷市千谷甲3000番地 新潟三洋 電子株式会社内

F ターム(参考) 4M104 BB01 CC05 DD01 DD43 DD55 FF14 GG16 HH12 4M108 AA05 AB10 AB13 AB16 AC34 AD13